| 纬亚电子 | SMT专业贴片加工为您供给最合适的处置计划 |
1、若何挑选PCB板材？
挑选PCB板材必须在知足设想须要和可量产性及本钱中间获得均衡点。设想须要包罗电气和机构这两局部。凡是在设想很是高速的PCB板子(大于GHz的频次)时这材质题目会比拟首要。比方，此刻常常操纵的FR-4材质，在几个GHz的频次时的介质损(dielectric loss)会对旌旗灯号衰减有很大的影响，能够或许或许就不适用。就电气而言，要注重介电常数(dielectric constant)和介质损在所设想的频次是不是是适用。
2、若何防止高频搅扰？
防止高频搅扰的根基思绪是尽能够或许或许下降高频旌旗灯号电磁场的搅扰，也便是所谓的串扰(Crosstalk)。可用拉大高速旌旗灯号和摹拟旌旗灯号之间的间隔，或加ground guard/shunt traces在摹拟旌旗灯号中间。还要注重数字地对摹拟地的噪声搅扰。
3、在高速设想中，若何处置旌旗灯号的完全性题目？
旌旗灯号完全性根基上是阻抗婚配的题目。而影响阻抗婚配的身分有旌旗灯号源的架构和输出阻抗(output impedance)，走线的特征阻抗，负载真个特征，走线的拓朴(topology)架构等。处置的体例是靠端接(termination)与调剂走线的拓朴。
4、差散布线体例是若何完成的？
差分对的布线有两点要注重，一是两条线的长度要尽能够或许或许一样长，别的一是两线的间距(其间距由差分阻抗决议)要一向坚持不变，也便是要坚持平行。平行的体例有两种，一为两条线走在统一走线层(side-by-side)，一为两条线走在凹凸相邻两层(over-under)。普通之前者side-by-side完成的体例较多。
5、对只要一个输出真个时钟旌旗灯号线，若何完成差散布线？
要用差散布线必然是旌旗灯号源和领受端也都是差分旌旗灯号才成心义。以是对只要一个输出真个时钟旌旗灯号是没法操纵差散布线的。
6、领受端差分线对之间可否加一婚配电阻？
领受端差分线对间的婚配电阻凡是会加, 其值应即是差分阻抗的值。如许旌旗灯号品德会好些。
7、为甚么差分对的布线要接近且平行？
对差分对的布线体例应当要得当的接近且平行。所谓得当的接近是由于这间距会影响赴任分阻抗(differential impedance)的值, 此值是设想差分对的首要参数。须要平行也是由于要坚持差分阻抗的分歧性。若两线忽远忽近, 差分阻抗就会不分歧, 就会影响旌旗灯号完全性(signal integrity)实时辰提早(timing delay)。
8、若何处置现实布线中的一些现实抵触的题目
1). 根基上, 将模/数地朋分断绝是对的。 要注重的是旌旗灯号走线尽能够或许或许不要跨过有朋分的处所(moat), 另有不要让电源和旌旗灯号的回流电流路子(returning current path)变太大。 2). 晶振是摹拟的正反应振荡电路, 要有不变的振荡旌旗灯号, 必须知足loop gain与phase的规范, 而这摹拟旌旗灯号的振荡规范很轻易遭到搅扰, 即便加ground guard traces能够或许或许也没法完全断绝搅扰。 并且离的太远, 地立体上的噪声也会影响正反应振荡电路。 以是, 必然要将晶振和芯片的间隔进能够或许或许接近。 3). 确切高速布线与EMI的请求有良多抵触。 但根基准绳是因EMI所加的电阻电容或ferrite bead, 不能构成旌旗灯号的一些电气特征不合适规范。 以是, 好先用支配走线和PCB叠层的技能来处置或削减EMI的题目, 如高速旌旗灯号走内层。 后才用电阻电容或ferrite bead的体例, 以下降对旌旗灯号的危险。
9、若何处置高速旌旗灯号的手工布线和主动布线之间的抵触？
此刻较强的布线软件的主动布线器大局部都有设定束缚前提来节制绕线体例及过孔数量。 各家EDA公司的绕线引擎能力和束缚前提的设定名目偶然相差甚远。 比方, 是不是是有充足的束缚前提节制蛇行线(serpentine)弯曲的体例, 可否节制差分对的走线间距等。 这会影响到主动布线出来的走线体例是不是是能合适设想者的设法。 别的, 手动调剂布线的难易也与绕线引擎的能力有绝对的干系。 比方, 走线的推挤能力, 过孔的推挤能力, 乃至走线对敷铜的推挤能力等等。 以是, 挑选一个绕线引擎能力强的布线器, 才是处置之道。
10、对test coupon。
test coupon是用来以TDR (Time Domain Reflectometer) 丈量所出产的PCB板的特征阻抗是不是是知足设想须要。 普通要节制的阻抗有单根线和差分对两种环境。 以是， test coupon上的走线线宽和线距(有差分对时)要与所要节制的线一样。 首要的是丈量时接地点的地位。 为了削减接地引线(ground lead)的电感值， TDR探棒(probe)接地的处所凡是很是接近量旌旗灯号的处所(probe tip)， 以是， test coupon上量测旌旗灯号的点跟接地点的间隔和体例要合适所用的探棒。
11、在高速PCB设想中，旌旗灯号层的空缺地区能够或许或许敷铜，而多个旌旗灯号层的敷铜在接地和接电源上应若何分派？
普通在空缺地区的敷铜绝大局部环境是接地。 只是在高速旌旗灯号线旁敷铜时要注重敷铜与旌旗灯号线的间隔， 由于所敷的铜会下降一点走线的特征阻抗。 也要注重不要影响到它层的特征阻抗， 比方在dual stripline的规划时。
12、是不是是能够或许或许把电源立体上面的旌旗灯号线操纵微带线模子计较特征阻抗？电源和地立体之间的旌旗灯号是不是是能够或许或许操纵带状线模子计较？
是的， 在计较特征阻抗时电源立体跟地立体都必须视为参考立体。 比方四层板: 顶层-电源层-地层-底层， 这时辰辰辰候候顶层走线特征阻抗的模子是以电源立体为参考立体的微带线模子。
13、在高密度印制板上经由历程软件主动发生测试点普通环境下能知足多量量出产的测试请求吗？
普通软件主动发生测试点是不是是知足测试须要必须看对加测试点的规范是不是是合适测试机具的请求。别的，若是走线太密且加测试点的规范比拟严，则有能够或许或许没体例主动对每段线都加上测试点，固然，须要手动补齐所要测试的处所。
14、增添测试点会不会影响高速旌旗灯号的品德？
至于会不会影响旌旗灯号品德就要看加测试点的体例和旌旗灯号究竟多快而定。根基上外加的测试点(不必线上既有的穿孔(via or DIP pin)当测试点)能够或许或许加在线上或是从线上拉一小段线出来。前者相称因而加上一个很小的电容在线上，后者则是多了一段分支。这两个环境城市对高速旌旗灯号多几几多会有点影响，影响的程度就跟旌旗灯号的频次速度和旌旗灯号缘变更率(edge rate)有关。影响巨细可透过仿真得悉。准绳上测试点越小越好(固然还要知足测试机具的请求)分支越短越好。
15、几多PCB组成体系，各板之间的地线应若何毗连？
各个PCB板子彼此毗连之间的旌旗灯号或电源在举措时，比方A板子有电源或旌旗灯号送到B板子，必然会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗小的处所流回去。以是，在各个不论是电源或旌旗灯号彼此毗连的接口处，分派给地层的管脚数不能太少，以下降阻抗，如许能够或许或许下降地层上的噪声。别的，也能够或许或许阐发全数电流环路，出格是电流较大的局部，调剂地层或地线的接法，来节制电流的走法(比方，在某处建造低阻抗，让大局部的电流从这个处所走)，下降对别的较敏感旌旗灯号的影响。
16、两个常被参考的特征阻抗公式：
a.微带线(microstrip)
Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 此中，W为线宽，T为走线的铜皮厚度，H为走线到参考立体的间隔，Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的环境能力操纵。
b.带状线(stripline)
Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 此中，H为两参考立体的间隔，并且走线位于两参考立体的中间。此公式必须在W/H<0.35及T/H<0.25的环境能力操纵。
17、差分旌旗灯号线中间可否加地线？
差分旌旗灯号中间普通是不能加地线。由于差分旌旗灯号的操纵事理首要的一点便是操纵差分旌旗灯号间彼此耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会粉碎耦合效应。
能够或许或许用普通设想PCB的软件来设想柔性电路板(Flexible Printed Circuit)。一样用Gerber格局给FPC厂商出产。由于建造的工艺和普通PCB差别，各个厂商会按照他们的建造能力会对小线宽、小线距、小孔径(via)有其限定。除此以外，可在柔性电路板的转机处铺些铜皮加以补强。软板的查验规范凡是按照IPC6013
19、得当挑选PCB与外壳接地的点的准绳是甚么？
挑选PCB与外壳接地点挑选的准绳是操纵chassis ground供给低阻抗的路子给回流电流(returning current)及节制此回流电流的路子。比方，凡是在高频器件或时钟发生器四周能够或许或许借牢固用的螺丝将PCB的地层与chassis ground做毗连，以尽能够或许或许削减全数电流回路面积，也就削减电磁辐射。
20、电路板DEBUG应从那几个方面动手？
就数字电路而言，起起首依序肯定三件任务：
确认一切电源值的巨细均到达设想所需。有些多重电源的体系能够或许或许会请求某些电源之间起来的挨次与快慢有某种规范。
确认所偶然钟旌旗灯号频次都任务普通且旌旗灯号边缘上不非枯燥(non-monotonic)的题目。
确认reset旌旗灯号是不是是到达规范请求。
这些都普通的话，芯片应当要收回一个周期(cycle)的旌旗灯号。接上去遵照体系运作事理与bus protocol来debug。
21、在电路板尺寸牢固的环境下，若是设想中须要包容更多的功效，就常常须要进步PCB的走线密度，可是如许有能够或许或许致使走线的彼此搅扰加强，同时走线细致也使阻抗没法下降，请先容在高速（>100MHz）高密度PCB设想中的技能?
在设想高速高密度PCB时，串扰(crosstalk interference)确切是要出格注重的，由于它对时序(timing)与旌旗灯号完全性(signal integrity)有很大的影响。以下供给几个注重的处所： 1). 节制走线特征阻抗的持续与婚配。 2). 走线间距的巨细。普凡是看到的间距为两倍线宽。能够或许或许透过仿真来晓得走线间距对时序及旌旗灯号完全性的影响，找出可容忍的小间距。差别芯片旌旗灯号的成果能够或许或许差别。 3). 挑选得当的端接体例。4). 防止凹凸相邻两层的走线标的目标不异，乃至有走线恰好凹凸重迭在一路，由于这类串扰比同层相邻走线的景象还大。5). 操纵盲埋孔(blind/buried via)来增添走线面积。可是PCB板的建造本钱会增添。
在现实履行时确切很难到达完全平行与等长，不过仍是要尽能够或许或许做到。除此以外，能够或许或许预留差分端接和共模端接，以和缓对时序与旌旗灯号完全性的影响。
22、摹拟电源处的滤波常常是用LC电路。可是为甚么偶然LC比RC滤波成果差？
LC与RC滤波成果的比拟必须斟酌所要滤掉的频带与电感值的挑选是不是是得当。由于电感的感抗(reactance)巨细与电感值和频次有关。若是电源的噪声频次较低，而电感值又不够大，这时辰辰辰候候滤波成果能够或许或许不如RC。可是，操纵RC滤波要支出的价钱是电阻自身会耗能，效力较差，且要注重所选电阻能蒙受的功率。
23、滤波时选用电感，电容值的体例是甚么？
电感值的选用除斟酌所想滤掉的噪声频次外，还要斟酌刹时电流的反应能力。若是LC的输出端会有机遇须要刹时输出大电流，则电感值太大会妨碍此大电流流经此电感的速度，增添纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的巨细有关。纹波噪声值请求越小，电容值会较大。而电容的ESR/ESL也会有影响。别的，若是这LC是放在开关式电源(switching regulation power)的输出端时，还要注重此LC所发生的顶点零点(pole/zero)对负反应节制(negative feedback control)回路不变度的影响。
24、若何尽能够或许或许的到达EMC请求，又不致构成太大的本钱压力？
PCB板上会因EMC而增添的本钱凡是是因增添地层数量以加强屏障效应及增添了ferrite bead、choke等按捺高频谐波器件的缘由。除此以外，凡是仍是需搭配别的机构上的屏障规划能力使全数体系经由历程EMC的请求。以下仅就PCB板的设想技能供给几个下降电路发生的电磁辐射效应。
1)、尽能够或许或许选用旌旗灯号斜率(slew rate)较慢的器件，以下降旌旗灯号所发生的高频成份。 2)、注重高频器件摆放的地位，不要太接近对外的毗连器。 3)、注重高速旌旗灯号的阻抗婚配，走线层及其回流电流路子(return current path)， 以削减高频的反射与辐射。4)、在各器件的电源管脚支配充足与得当的去耦合电容以和缓电源层和地层上的噪声。出格注重电容的频次呼应与温度的特征是不是是合适设想所需。 5)、对外的毗连器四周的地可与地层做得当朋分，并将毗连器的地就近接到chassis ground。6)、可得当操纵ground guard/shunt traces在一些出格高速的旌旗灯号旁。但要注重guard/shunt traces对走线特征阻抗的影响。7)、电源层比地层内缩20H，H为电源层与地层之间的间隔。
25、当一块PCB板中有多个数/模功效块时，惯例做法是要将数/模地分开，缘由安在？
将数/模地分开的缘由是由于数字电路在凹凸电位切换时会在电源和地发生噪声，噪声的巨细跟旌旗灯号的速度及电流巨细有关。若是地立体上不朋分且由数字地区电路所发生的噪声较大而摹拟地区的电路又很是接近，则即便数模旌旗灯号不穿插， 摹拟的旌旗灯号依然会被地噪声搅扰。也便是说数模地不朋分的体例只能在摹拟电路地区距发生大噪声的数字电路地区较远时操纵。
26、别的一种作法是在确保数/模分开规划，且数/模旌旗灯号走线彼此不穿插的环境下，全数PCB板地不做朋分，数/模地都连到这个地立体上。事理安在？
数模旌旗灯号走线不能穿插的请求是由于速度稍快的数字旌旗灯号其前往电流路子(return current path)会尽能够或许或许沿着走线的下方四周的地流回数字旌旗灯号的泉源，若数模旌旗灯号走线穿插，则前往电流所发生的噪声便会出此刻摹拟电路地区内。
在设想高速PCB电路时，阻抗婚配是设想的身分之一。而阻抗值跟走线体例有绝对的干系， 比方是走在外表层(microstrip)或内层(stripline/double stripline)，与参考层(电源层或地层)的间隔，走线宽度，PCB材质等均会影响走线的特征阻抗值。也便是说要在布线后能力肯定阻抗值。普通仿真软件会因线路模子或所操纵的数学算法的限定而没法斟酌到一些阻抗不持续的布线环境，这时辰辰辰候候候在事理图上只能预留一些terminators(端接)，如串连电阻等，来和缓走线阻抗不持续的效应。真正底子处置题目标体例仍是布线时尽能够或许或许注重防止阻抗不持续的发生。
28、那里能供给比拟切确的IBIS模子库？
IBIS模子的切确性间接影响到仿真的成果。根基上IBIS可看成是现实芯片I/O buffer等效电路的电气特征资料，普通可由SPICE模子转换而得 (亦可接纳丈量， 但限定较多)，而SPICE的资料与芯片建造有绝对的干系，以是一样一个器件差别芯片厂商供给，其SPICE的资料是差别的，进而转换后的IBIS模子内之资料也会随之而异。也便是说，若是用了A厂商的器件，只要他们有能力供给他们器件切确模子资料，由于不别的人会比他们更清晰他们的器件是由何种工艺做出来的。若是厂商所供给的IBIS不切确， 只能不时请求该厂商改良才是底子处置之道。
29、在高速PCB设想时，设想者应当从那些方面去斟酌EMC、EMI的法则呢？
普通EMI/EMC设想时须要同时斟酌辐射(radiated)与传导(conducted)两个方面. 前者归属于频次较高的局部(>30MHz)后者则是较低频的局部(<30MHz). 以是不能只注重高频而疏忽低频的局部。一个好的EMI/EMC设想必须一路头规划时就要斟酌到器件的地位, PCB迭层的支配, 首要联机的走法, 器件的挑选等, 若是这些不事先有较佳的支配, 过后处置则会事半功倍, 增添本钱. 比方时钟发生器的地位尽能够或许或许不要接近对外的毗连器, 高速旌旗灯号尽能够或许或许走内层并注重特征阻抗婚配与参考层的持续以削减反射, 器件所推的旌旗灯号之斜率(slew rate)尽能够或许或许小以减低高频成份, 挑选去耦合(decoupling/bypass)电容时注重其频次呼应是不是是合适须要以下降电源层噪声. 别的, 注重高频旌旗灯号电流之回流路子使其回路面积尽能够或许或许小(也便是回路阻抗loop impedance尽能够或许或许小)以削减辐射. 还能够或许或许用朋分地层的体例以节制高频噪声的范围. 后, 得当的挑选PCB与外壳的接地点(chassis ground)。
30、若何挑选EDA东西？
今朝的pcb设想软件中，热阐发都不是刚强，以是并不倡议选用，别的的功效1.3.4能够或许或许挑选PADS或Cadence机能价钱比都不错。PLD的设想的初学者能够或许或许接纳PLD芯片厂家供给的集成环境，在做到百万门以上的设想时能够或许或许选用单点东西。
31、请保举一种合适于高速旌旗灯号处置和传输的EDA软件。
惯例的电路设想，INNOVEDA 的 PADS 就很是不错，且有配适用的仿真软件，而这类设想常常占有了70%的操纵场所。在做高速电路设想，摹拟和数字夹杂电路，接纳Cadence的处置计划应当属于机能价钱比拟好的软件，固然Mentor的机能仍是很是不错的，出格是它的设想流程办理方面应当是为优异的。
32、对PCB板各层寄义的诠释
Topoverlay ----顶层器件称号， 也叫 top silkscreen 或 top component legend, 比方 R1 C5, IC10.
bottomoverlay----同理
multilayer-----若是你设想一个4层板，你支配一个 free pad or via, 界说它作为multilay 那末它的pad就会主动出此刻4个层 上，若是你只界说它是top layer, 那末它的pad就会只出此刻顶层上。
33、2G以上高频PCB设想，走线,排版,应重点注重哪些方面？
2G以上高频PCB属于射频电路设想，不在高速数字电路设想会商范围内。而射频电路的规划（layout)和布线（routing)应当和事理图一路斟酌的，由于规划布线城市构成散布效应。并且，射频电路设想一些无源器件是经由历程参数化界说，出格形状铜箔完成，是以请求EDA东西能够或许或许供给参数化器件，能够或许或许编辑出格形状铜箔。
Mentor公司的boardstation中有特地的RF设想模块，能够或许或许知足这些请求。并且，普通射频设想请求有特地射频电路阐发东西，业界闻名的是agilent的eesoft，和Mentor的东西有很好的接口。
射频微带线设想，须要用三维场阐发东西提取传输线参数。一切的法则应当在这个场提取东西中划定。
35、对全数字旌旗灯号的PCB，板上有一个80MHz的钟源。除接纳丝网（接地）外，为了保障有充足的驱动能力，还应当接纳甚么样的电路停止掩护？
确保时钟的驱动能力，不应当经由历程掩护完成，普通接纳时钟驱动芯片。普通担忧时钟驱动能力，是由于多个时钟负载构成。接纳时钟驱动芯片，将一个时钟旌旗灯号变成几个，接纳点到点的毗连。挑选驱动芯片，除保障与负载根基婚配，旌旗灯号沿知足请求（普通时钟为沿有用旌旗灯号），在计较体系时序时，要算上时钟在驱动芯片内时延。
36、若是用零丁的时钟旌旗灯号板，普通接纳甚么样的接口，来保障时钟旌旗灯号的传输遭到的影响小？
37、27M,SDRAM时钟线（80M-90M），这些时钟线二三次谐波恰好在VHF波段，从领受端高频窜入后搅扰很大。除延长线长以外，另有那些好体例？
若是是三次谐波大，二次谐波小，能够或许或许由于旌旗灯号占空比为50%，由于这类环境下，旌旗灯号不偶次谐波。这时辰辰辰候候须要点窜一下旌旗灯号占空比。
别的，对若是是单向的时钟旌旗灯号，普通接纳源端串连婚配。如许能够或许或许按捺二次反射，但不会影响时钟沿速度。源端婚配值，能够或许或许接纳下图公式获得。
38、甚么是走线的拓扑架构？
Topology,有的也叫routing order.对多端口毗连的收集的布线挨次。
39、若何调剂走线的拓扑架构来进步旌旗灯号的完全性？
这类收集旌旗灯号标的目标比拟庞杂，由于对单向，双向旌旗灯号，差别电平品种旌旗灯号，拓朴影响都不一样，很难说哪种拓朴对旌旗灯号品德有益。并且作前仿真时，接纳何种拓朴对工程师请求很高，请求对电路事理，旌旗灯号范例，乃至布线难度等都要领会。
40、若何经由历程支配迭层来削减EMI题目？
起首，EMI要从体系斟酌，单凭PCB没法处置题目。
层叠对EMI来说，我以为首要是供给旌旗灯号短回流路子，减小耦合面积，按捺差模搅扰。别的地层与电源层紧耦合，得当比电源层内涵，对按捺共模搅扰有好处。
41、为甚么要铺铜？
普通铺铜有几个方面缘由。
１，EMC.对大面积的地或电源铺铜，会起到屏障感化，有些出格地，如PGND起到防护感化。
２，PCB工艺请求。普通为了保障电镀成果，或层压不变形，对布线较少的PCB板层铺铜。
３，旌旗灯号完全性请求，给高频数字旌旗灯号一个完全的回流路子，并削减直流收集的布线。固然另有散热，出格器件装置请求铺铜等等缘由。
42、在一个体系中，包罗了dsp和pld，叨教布线时要注重哪些题目呢？
看你的旌旗灯号速度和布线长度的比值。若是旌旗灯号在传输线上的时延和旌旗灯号变更沿时辰可比的话，就要斟酌旌旗灯号完全性题目。别的对多个DSP，时钟，数据旌旗灯号走线拓普也会影响旌旗灯号品德和时序，须要存眷。
43、除protel东西布线外，另有其余好的东西吗？
至于东西，除PROTEL，另有良多布线东西，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有长处。
44、甚么是“旌旗灯号回流路子”？
旌旗灯号回流路子,即return current。高速数字旌旗灯号在传输时，旌旗灯号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源经由历程短路子前往驱动器端。这个在地或电源上的前往旌旗灯号就称旌旗灯号回流路子。Dr.Johson在他的书中诠释，高频旌旗灯号传输，现实上是对传输线与直流层之间包夹的介质电容充电的历程。SI阐发的便是这个围场的电磁特征，和他们之间的耦合。
45、若何对接插件停止SI阐发？
在IBIS3.2规范中，有对接插件模子的描写。普通操纵EBD模子。若是是出格板，如背板，须要SPICE模子。也能够或许或许操纵多板仿真软件（HYPERLYNX或IS_multiboard），成立多板体系时，输出接插件的散布参数，普通从接插件手册中获得。固然这类体例会不够切确，但只要在可接受范围内便可。
46、叨教端接的体例有哪些？
端接（terminal）,也称婚配。普通按照婚配地位分有源端婚配和终端婚配。此中源端婚配普通为电阻串连婚配，终端婚配普通为并联婚配，体例比拟多，有电阻上拉，电阻下拉，戴维南婚配，AC婚配，肖特基二极管婚配。
47、接纳端接（婚配）的体例是由甚么身分决议的？
48、接纳端接（婚配）的体例有甚么法则？
数字电路关头的是时序题目，加婚配的目标是改良旌旗灯号品德，在讯断时辰获得能够或许或许肯定的旌旗灯号。对电平有用旌旗灯号，在保障成立、坚持时辰的前提下，旌旗灯号品德不变；对延有用旌旗灯号，在保障旌旗灯号延枯燥性前提下，旌旗灯号变更延速度知足请求。
49、可否操纵器件的IBIS模子对器件的逻辑功效停止仿真？若是不能，那末若何停止电路的板级和体系级仿真？
IBIS模子是行动级模子，不能用于功效仿真。功效仿真，须要用SPICE模子，或其余规划级模子。
50、在数字和摹拟并存的体系中，有2种处置体例，一个是数字地和摹拟地分开，比方在地层，数字地是自力地一块，摹拟地自力一块，单点用铜皮或FB磁珠毗连，而电源不分开；别的一种是摹拟电源和数字电源分开用FB毗连，而地是统一地。这两种体例成果是不是是一样？
应当说从事理上讲是一样的。由于电源和地对高频旌旗灯号是等效的。
辨别摹拟和数字局部的目标是为了抗搅扰，首要是数字电路对摹拟电路的搅扰。可是，朋分能够或许或许构成旌旗灯号回流路子不完全，影响数字旌旗灯号的旌旗灯号品德，影响体系EMC品德。是以，不论朋分哪一个立体，要看如许作，旌旗灯号回流路子是不是是被增大，回流旌旗灯号对普通任务旌旗灯号搅扰有多大。
此刻也有一些夹杂设想，不分电源和地，在规划时，按照数字局部、摹拟局局部开规划布线，防止呈现跨区旌旗灯号。
51、安规题目：FCC、EMC的详细寄义是甚么？
FCC: federal communication commission 美通讯委员会
EMC: electro megnetic compatibility 电磁兼容
FCC是个规范构造，EMC是一个规范。规范颁发都有响应的缘由，规范和测试体例。
52、何谓差散布线？
差分旌旗灯号，有些也称差动旌旗灯号，用两根完全一样，极性相反的旌旗灯号传输一路数据，依托两根旌旗灯号电平差停止讯断。为了保障两根旌旗灯号完全分歧，在布线时要坚持并行，线宽、线间距坚持不变。
53、PCB仿真软件有哪些？
仿真的品种良多，高速数字电路旌旗灯号完全性阐发仿真阐发(SI)常常操纵软件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。
54、PCB仿真软件是若何停止LAYOUT仿真的？
高速数字电路中，为了进步旌旗灯号品德，下降布线难度，普通接纳多层板，分派特地的电源层，地层。
55、在规划、布线中若何处置能力保障50M以上旌旗灯号的不变性
高速数字旌旗灯号布线，关头是减小传输线对旌旗灯号品德的影响。是以，100M以上的高速旌旗灯号规划时请求旌旗灯号走线尽能够或许或许短。
数字电路中，高速旌旗灯号是用旌旗灯号回升延时辰来界定的。并且，差别品种的旌旗灯号（如TTL,GTL,LVTTL），确保旌旗灯号品德的体例不一样。
56、室外单元的射频局部，中频局部，乃至对室外单元停止监控的低频电路局部常常接纳安排在统一PCB上，叨教对如许的PCB在材质上有何请求？若何防止射频，中频乃至低频电路彼此之间的搅扰？
夹杂电路设想是一个很大的题目。很难有一个完善的处置计划。
普通射频电路在体系中都作为一个自力的单板停止规划布线，乃至会有特地的屏障腔体。并且射频电路普通为单面或双面板，电路较为简略，一切这些都是为了削减对射频电路散布参数的影响，进步射频体系的分歧性。绝对普通的FR4材质，射频电路板偏向与接纳高Q值的基材，这类资料的介电常数比拟小，传输线散布电容较小，阻抗高，旌旗灯号传输时延小。
在夹杂电路设想中，固然射频，数字电路做在统一块PCB上，但普通都分红射频电路区和数字电路区，别离规划布线。之间用接地过孔带和屏障盒屏障。
57、对射频局部，中频局部和低频电路局部安排在统一PCB上，mentor有甚么处置计划？
Mentor的板级体系设想软件，除根基的电路设想功效外，另有特地的RF设想模块。在RF事理图设想模块中，供给参数化的器件模子，并且供给和EESOFT等射频电路阐发仿真东西的双向接口；在RF LAYOUT模块中，供给特地用于射频电路规划布线的图案编辑功效，也有和EESOFT等射频电路阐发仿真东西的双向接口，对阐发仿真后的成果能够或许或许反标回事理图和PCB。同时，操纵Mentor软件的设想办理功效，能够或许或许便利的完成设想复用，设想派生，和协同设想。大大加快夹杂电路设想历程。
手机板是典范的夹杂电路设想，良多大型手机设想建造商都操纵Mentor加安杰伦的eesoft作为设想平台。
58、mentor的产物规划若何？
Mentor Graphics的PCB东西有WG(原veribest)系列和Enterprise(boardstation)系列。
59、Mentor的PCB设想软件对BGA、PGA、COB等封装是若何撑持的？
Mentor的autoactive RE由收买得来的veribest成长而来，是业界一个无网格，肆意角度布线器。
尽人皆知，对球栅阵列，COB器件，无网格，肆意角度布线器是处置布通率的关头。
在新的autoactive RE中，新增添了推挤过孔，铜箔，REROUTE等功效，使它操纵更便利。别的，他撑持高速布线，包罗偶然延请求旌旗灯号布线和差分对布线。
60、Mentor的PCB设想软件对差分线队的处置又若何？
Mentor软件在界说好差分对属性后，两根差分对能够或许或许一路走线，严酷保障差分对线宽，间距和长度差，碰到妨碍能够或许或许主动分开，在换层时能够或许或许挑选过孔体例。
61、在一块12层PCb板上，有三个电源层2.2v，3.3v,5v，将三个电源各作在一层，地线该若何处置？
普通说来，三个电源别离做在三层，对旌旗灯号品德比拟好。由于不大能够或许或许呈现旌旗灯号跨立体层朋分景象。跨朋分是影响旌旗灯号品德很关头的一个身分，而仿真软件普通都疏忽了它。
对电源层和地层，对高频旌旗灯号来说都是等效的。在现实中，除斟酌旌旗灯号品德外，电源立体耦合(操纵相邻地立体下降电源立体交换阻抗)，层叠对称，都是须要斟酌的身分。
62、PCB在出厂时若何查抄是不是是到达了设想工艺请求？
良多PCB厂家在PCB加工完成出厂前，都要颠末加电的收集通断测试，以确保一切联线准确。同时，愈来愈多的厂家也接纳x光测试，查抄蚀刻或层压时的一些毛病。
对贴片加工后的制品板，普通接纳ICT测试查抄，这须要在PCB设想时增添ICT测试点。若是呈现题目，也能够或许或许经由历程一种出格的X光查抄装备解除是不是是加工缘由构成毛病。
63、“机构的防护”是不是是机壳的防护？
是的。机壳要尽能够或许或许周密，罕用或不必导电资料，尽能够或许或许接地。
64、在芯片挑选的时辰是不是是也须要斟酌芯片自身的esd题目？
不论是双层板仍是多层板，都应尽能够或许或许增大地的面积。在挑选芯片时要斟酌芯片自身的ESD特征，这些在芯片申明中普通都有提到，并且即便差别厂家的统一种芯片机能也会有所差别。设想时多加注重，斟酌的周全一点，做出电路板的机能也会获得必然的保障。但ESD的题目依然能够或许或许呈现，是以机构的防护对ESD的防护也是相称首要的。
65、在做pcb板的时辰，为了减小搅扰，地线是不是是应当组成闭和情势？
在做PCB板的时辰，普通来说都要减小回路面积，以便削减搅扰，布地线的时辰，也不 应布成闭合情势，而是布成树枝状较好，另有便是要尽能够或许或许增大地的面积。
66、若是仿真器用一个电源，pcb板用一个电源，这两个电源的地是不是是应当连在一路？
若是能够或许或许接纳分手电源固然较好，由于如斯电源间不易发生搅扰，但大局部装备是有详细请求的。既然仿真器和PCB板用的是两个电源，按我的设法是不该将其共地的。
67、一个电路由几块pcb板组成，他们是不是是应当共地？
一个电路由几块PCB组成，大都是请求共地的，由于在一个电路顶用几个电源究竟结果是不太现实的。但若是你有详细的前提，能够或许或许用差别电源固然搅扰会小些。
68、设想一个手持产物，带LCD，外壳为金属。测试ESD时，没法经由历程ICE-1000-4-2的测试，CONTACT只能经由历程1100V，AIR能够或许或许经由历程6000V。ESD耦合测试时，程度只能能够或许或许经由历程3000V，垂直能够或许或许经由历程4000V测试。CPU主频为33MHZ。有甚么体例能够或许或许经由历程ESD测试？
手持产物又是金属外壳，ESD的题目必然比拟较着，LCD也生怕会呈现较多的不良景象。若是没体例转变现有的金属材质，则倡议在机构外部加上防电资料，加强PCB的地，同时想体例让LCD接地。固然，若何操纵要看详细环境。
69、设想一个含有DSP，PLD的体系，该从那些方面斟酌ESD？
就普通的体系来说，首要应斟酌人体间接打仗的局部，在电路上和机构上停止得当的掩护。至于ESD会对体系构成多大的影响，那还要依差别环境而定。枯燥的环境下，ESD景象会比拟严峻，较敏感邃密的体系，ESD的影响也会绝对较着。固然大的体系偶然ESD影响并不较着，但设想时仍是要多加注重，尽能够或许或许防患于已然。
70、PCB设想中，若何防止串扰？
变更的旌旗灯号（比方阶跃旌旗灯号）沿传输线由A到B传布，传输线C-D上会发生耦合旌旗灯号，变更的旌旗灯号一旦竣事也便是旌旗灯号规复到不变的直流电日常平凡，耦合旌旗灯号也就不存在了，是以串扰仅发生在旌旗灯号跳变的历程傍边，并且旌旗灯号沿的变更（转换率）越快，发生的串扰也就越大。空间中耦合的电磁场能够或许或许提取为有数耦合电容和耦合电感的调集，此中由耦合电容发生的串扰旌旗灯号在受益收集上能够或许或许分红前向串扰和反向串扰Sc，这个两个旌旗灯号极性不异；由耦合电感发生的串扰旌旗灯号也分红前向串扰和反向串扰SL，这两个旌旗灯号极性相反。耦合电感电容发生的前向串扰和反向串扰同时存在，并且巨细几近相称，如许，在受益收集上的前向串扰旌旗灯号由于极性相反，彼此对消，反向串扰极性不异，叠加加强。
71、导带，即微带线的地立体的铺铜面积有划定吗？
对微波电路设想，地立体的面积对传输线的参数有影响。详细算法比拟庞杂（请参阅安杰伦的EESOFT有关资料）。而普通PCB数字电路的传输线仿真计较而言，地立体面积对传输线参数不影响，或说疏忽影响。
72、在EMC测试中发明时钟旌旗灯号的谐波超标非常严峻，只是在电源引脚上毗连去耦电容。在PCB设想中须要注重哪些方面以遏止电磁辐射呢？
EMC的三身分为辐射源，传布路子和受益体。传布路子分为空间辐射传布和电缆传导。以是要按捺谐波，起首看看它传布的路子。电源去耦是处置传导体例传布，别的，须要的婚配和屏障也是须要的。
73、接纳4层板设想的产物中，为甚么有些是双面铺地的，有些不是？
铺地的感化有几个方面的斟酌：1，屏障；2，散热；3，加固；4，PCB工艺加工须要。以是不论几层板铺地，起首要看它的首要缘由。
这里咱们首要会商高速题目，以是首要说屏障感化。外表铺地对EMC有好处，可是铺铜要尽能够或许或许完全，防止呈现孤岛。普通若是表层器件布线较多，
很难保障铜箔完全，还会带来内层旌旗灯号跨朋分题目。以是倡议表层器件或走线多的板子，不铺铜。
74、对一组总线（地点，数据，号令）驱动多个（多达4，5个）装备（FLASH,SDRAM,其余外设...）的环境，在PCB布线时，接纳那种体例？
布线拓扑对旌旗灯号完全性的影响，首要反应在各个节点上旌旗灯号到达时辰不分歧，反射旌旗灯号一样到达某节点的时辰不分歧，以是构成旌旗灯号品德好转。普通来说，星型拓扑规划，能够或许或许经由历程节制一样长的几个stub，使旌旗灯号传输和反射时延分歧，到达比拟好的旌旗灯号品德。
在操纵拓扑之间，要斟酌到旌旗灯号拓扑节点环境、现实任务事理和布线难度。差别的buffer，对旌旗灯号的反射影响也不分歧，以是星型拓扑并不能很好处置上述数据地点总线毗连到flash和sdram的时延，进而没法确保旌旗灯号的品德；别的一方面，高速的旌旗灯号普通在dsp和sdram之间通讯，flash加载时的速度并不高，以是在高速仿真时只要确保现实高速旌旗灯号有用任务的节点处的波形，而无需存眷flash处波形；星型拓扑比拟菊花链等拓扑来说，布线难度较大，出格大批数据地点旌旗灯号都接纳星型拓扑时。
附图是操纵Hyperlynx仿真数据旌旗灯号在DDR――DSP――FLASH拓扑毗连，和DDR――FLASH――DSP毗连时在150MHz时的仿真波形。
能够或许或许看到，二种景象，DSP处旌旗灯号品德更好，而FLASH处波形较差，而现实任务旌旗灯号时DSP和DDR处的波形。
75、频次30M以上的PCB，布线时操纵主动布线仍是手动布线；布线的软件功效都一样吗？
是不是是高速旌旗灯号是按照旌旗灯号回升沿而不是绝对频次或速度。主动或手动布线要看软件布线功效的撑持，有些布线手工能够或许或许会优于主动布线，但有些布线，比方查散布线，总线时延弥补布线，主动布线的成果和效力会远高于手工布线。普通 PCB基材首要由树脂和玻璃丝布夹杂组成，由于比例差别，介电常数和厚度都差别。普通树脂含量高的，介电常数越小，能够或许或许更薄。详细参数，能够或许或许向PCB出产厂家征询。别的，跟着新工艺呈现，另有一些出格材质的PCB板供给给诸如超厚背板或低消耗射频板须要。
76、在PCB设想中，凡是将地线又分为掩护地和旌旗灯号地；电源地又分为数字地和摹拟地，为甚么要对地线停止分别？
分别地的目标首要是出于EMC的斟酌，担忧数字局部电源和地上的噪声会对其余旌旗灯号，出格是摹拟旌旗灯号经由历程传导路子有搅扰。至于旌旗灯号的和掩护地的分别，是由于EMC中ESD静放电的斟酌，近似于咱们糊口中避雷针接地的感化。不论若何分，终的大地只要一个。只是噪声泻放路子差别罢了。
77、在布时钟时，有须要双方加地线屏障吗？
是不是是加屏障地线要按照板上的串扰/EMI环境来决议，并且如对屏障地线的处置不好，有能够或许或许反而会使环境更糟。
78、布差别频次的时钟线时有甚么响应的对策？
对时钟线的布线，好是停止旌旗灯号完全性阐发，拟定响应的布线法则，并按照这些法则来停止布线。
79、PCB单层板手工布线时，是放在顶层仍是底层？
若是是顶层放器件，底层布线。
80、PCB单层板手工布线时，跳线要若何表现？
跳线是PCB设想中出格的器件，只要两个焊盘，间隔能够或许或许定长的，也能够或许或许是可变长度的。手工布线时可按照须要增添。板上会有直连线表现，料单中也会呈现。
81、假定一片4层板,中间两层是VCC和GND，走线从top到bottom，从BOTTOM SIDE流到TOP SIDE的回流路子是经这个旌旗灯号的VIA仍是POWER？
过孔上旌旗灯号的回流路子此刻还不一个明白的说法，普通以为回流旌旗灯号会从四周近的接地或接电源的过孔处回流。普通EDA东西在仿真时都把过孔看成一个牢固集总参数的RLC收集处置，现实上是取一个坏环境的估量。
82、“停止旌旗灯号完全性阐发，拟定响应的布线法则，并按照这些法则来停止布线”，此句若何懂得？
前仿真阐发，能够或许或许获得一系列完成旌旗灯号完全性的规划、布线战略。凡是这些战略会转化成一些物理法则，束缚PCB的规划和布线。凡是的法则有拓扑法则，长度法则，阻抗法则，并行间距和并行长度法则等等。PCB东西能够或许或许在这些束缚下，完成布线。固然，完成的成果若何，还须要颠末后仿真考证才晓得。
83、若何挑选PCB的软件？
挑选PCB的软件，按照自身的须要。市道供给的高等软件良多，关头看看是不是是合适您设想能力，设想范围和设想束缚的请求。刀快了好上手，太快会伤手。找个EDA厂商，请曩昔做个产物先容，大师坐上去聊聊，不论买不买，城市有收成。
84、对碎铜、浮铜的观点该若何懂得呢？
从PCB加工角度，普通将面积小于某个单元面积的铜箔叫碎铜，这些太小面积的铜箔会在加工时，由于蚀刻偏差致使题目。从电气角度来说，将不合任何直流收集坚持的铜箔叫浮铜，浮铜会由于四周旌旗灯号影响，发生天线效应。浮铜能够或许或许会是碎铜，也能够或许或许是大面积的铜箔。
85、近端串扰和远端串扰与旌旗灯号的频次和旌旗灯号的回升时辰是不是是有干系？是不是是会跟着它们变更而变更？若是有干系，可否有公式申明它们之间的干系？
应当说损害收集对受益收集构成的串扰与旌旗灯号变更沿有关，变更越快，引发的串扰越大，（V=L*di/dt）。串扰对受益收集上数字旌旗灯号的讯断影响则与旌旗灯号频次有关，频次越快，影响越大。
86、在PROTEL中若何画绑定IC？
详细讲，在PCB中操纵机器层画邦定图，IC衬底衬按照IC SPEC.决议接vccgndfloat，用机器层print bonding drawing便可。
87、用PROTEL绘制事理图，制板时发生的收集表一直有错，没法主动发生PCB板，缘由是甚么？
能够或许或许按照事理图对天生的收集表停止手工编辑, 查抄经由历程后便可主动布线。用制板软件主动规划和布线的板面都不非常抱负。收集表毛病能够或许或许是不指定事理图中元件封装；也能够或许或许是布电路板的库中不包罗指定事理图中全数元件封装。若是是单面板就不要用主动布线，双面板就能够或许或许用主动布线。也能够或许或许对电源和首要的旌旗灯号线手动，其余的主动。
88、PCB与PCB的毗连，凡是靠接插镀金或银的“手指”完成，若是“手指”与插座间打仗不良若何办？
若是是洁净题目，可用公用的电器触点洁净剂洗濯，或用写字用的橡皮擦洁净PCB。还要斟酌1、金手指是不是是太薄，焊盘是不是是和插座不符合；2、插座是不是是进了松香水或杂质；3、插座的品德是不是是靠得住。
89、若何用powerPCB设定4层板的层？
能够或许或许将层界说设为
1:no plane+ component(top route)
2:cam plane或split/mixed (GND)
3:cam plane或split/mixed (power)
4:no plane+component(若是单面放元件能够或许或许界说为no plane+route)
注重:
cam plane天生电源和地层是负片,并且不能在该层走线,而split/mixed天生的是正片,并且该层能够或许或许作为电源或地,也能够或许或许在该层走线(部保举在电源层和地层走线,由于如许会粉碎该层的完全性, 能够或许或许构成EMI的题目) 。将电源收集(如3.3V,5V等)在2层的assign中由左侧列表增添到右侧列表,如许就完成了层界说
90、PCB中各层的寄义是甚么？
Mechanical 机器层：界说全数PCB板的外表，即全数PCB板的形状规划。
Keepoutlayer 制止布线层：界说在布电气特征的铜一侧的边境。也便是说先界说了制止布线层后，在今后的布历程中，所布的具备电气特征的线不能够或许或许超越制止布线层的边境。
Topoverlay 顶层丝印层 & Bottomoverlay 底层丝印层：界说顶层和底的丝印字符，便是普通在PCB板上看到的元件编号和一些字符。
Toppaste 顶层焊盘层 & Bottompaste 底层焊盘层：指咱们能够或许或许看到的露在里面的铜铂。
Topsolder 顶层阻焊层 & Bottomsolder 底层阻焊层：与toppaste和bottompaste两层相反，是要盖绿油的层。
Drillguide 过孔指导层：
Drilldrawing 过孔钻孔层：
Multiplayer 多层：指PCB板的一切层。
91、在高速PCB中，VIA能够或许或许削减很大的回流路子，但有的又说甘心弯一下也不要打VIA，应当若何弃取？
92、在设想PCB板时，有如下两个叠层计划：
叠层1
》旌旗灯号
》地
》旌旗灯号
》电源＋1.5V
》旌旗灯号
》电源＋2.5V
》旌旗灯号
》电源＋1.25V
》电源＋1.2V
》旌旗灯号
》电源＋3.3V
》旌旗灯号
》电源＋1.8V
》旌旗灯号
》地
》旌旗灯号
叠层2
》旌旗灯号
》地
》旌旗灯号
》电源＋1.5V
》旌旗灯号
》地
》旌旗灯号
》电源＋1.25V +1.8V
》电源＋2.5V +1.2V
》旌旗灯号
》地
》旌旗灯号
》电源＋3.3V
》旌旗灯号
》地
》旌旗灯号
哪种叠层挨次比拟优选？对叠层2，中间的两个朋分电源层是不是是会对相邻的旌旗灯号层发生影响？这两个旌旗灯号层已有地立体给旌旗灯号作为回流路子。
应当说两种层叠各有好处。一种保障了立体层的完全，二种增添了地层数量，有用下降了电源立体的阻抗，对按捺体系EMI有好处。
93、当旌旗灯号跨电源朋分时，是不是是表现对该旌旗灯号而言，该电源立体的交换阻抗大？此时，若是该旌旗灯号层另有地立体与其相邻，即便旌旗灯号和电源层间介质厚度小于与地之间的介质厚度，旌旗灯号是不是是也会挑选地立体作为回流路子？
没错，这类说法是对的，按照阻抗计较公式，Z=squa（L/C）, 在分开处，C变小，Z增大。固然此处，旌旗灯号还与地层相邻，C比拟大，Z较小，旌旗灯号优先从完全的地立体上回流。可是，不可防止会在分开处发生阻抗不持续。
94、在操纵protel 99se软件设想，处置器的是89C51,晶振12MHZ 体系中另有一个40KHZ的超声波旌旗灯号和800hz的音频旌旗灯号，此时若何设想PCB能力供给高抗搅扰能力?
对89C51等单片机而言,多大的旌旗灯号的时辰能够或许或许影响89C51的普通任务?除拉大二者之间的间隔以外,另有不其余的技能来进步体系抗搅扰的能力?
PCB设想供给高抗搅扰能力，固然须要尽能够或许或许下降搅扰源旌旗灯号的旌旗灯号变更沿速度，详细多高频次的旌旗灯号，要看搅扰旌旗灯号是那种电平，PCB布线多长。除拉开间距外，经由历程婚配或拓扑处置搅扰旌旗灯号的反射，过冲等题目，也能够或许或许有用下降旌旗灯号搅扰。
95、叨教焊盘对高速旌旗灯号有甚么影响?
一个很好的题目。焊盘对高速旌旗灯号有的影响，它的影响近似器件的封装对器件的影响上。详细的阐发，旌旗灯号从IC内出来今后，颠末绑定线，管脚，封装外壳，焊盘，焊锡到达传输线，这个历程中的一切枢纽城市影响旌旗灯号的品德。可是现实阐发时，很难给出焊盘、焊锡加上管脚的详细参数。以是普通就用IBIS模子中的封装的参数将他们都归纳综合了，固然如许的阐发在较低的频次上阐发是能够或许或许领受的，对更高频次旌旗灯号更高精度仿真，就不够切确了。此刻的一个趋向是用IBIS的V－I、V－T曲线描写buffer特征，用SPICE模子描写封装参数。固然，在IC设想傍边，也有旌旗灯号完全性题目，在封装挑选和管脚分派上也斟酌了这些身分对旌旗灯号品德的影响。
96、主动浮铜后，浮铜会按照板子上面器件的地位和走线规划来添补空缺处，但如许就会构成良多的小于即是90度的尖角和毛刺（比方一个多脚芯片各个管脚之间会有良多绝对的尖角浮铜），在高压测试时辰会放电，没法经由历程高压测试，不知除主动浮铜后经由历程野生一点一点批改去除这些尖角和毛刺外有不其余的好体例。
主动浮铜中呈现的尖角浮铜题目，简直是各很费事的题目，除有你提到的放电题目外，在加工中也会由于酸滴储蓄积累题目，构成加工的题目。从2000年起，mentor在WG和EN傍边，都撑持静态铜箔边缘修复功效，还撑持静态覆铜，能够或许或许主动处置以上题目。
97、叨教在PCB 布线中电源的散布和布线是不是是也须要象接地一样注重。若不注重会带来甚么样的题目？会增添搅扰么？
电源若作为立体层处置，其体例应当近似于地层的处置，固然，为了下降电源的共模辐射，倡议内缩20倍的电源层距地层的高度。若是布线，倡议走树状规划，注重防止电源环路题目。电源闭环会引发较大的共模辐射。
98、地点线是不是是应当接纳星形布线？若接纳星形布线，则Vtt的终端电阻可不能够或许或许放在星形的毗连点处或放在星形的一个分支的结尾？
地点线是不是是要接纳星型布线，取决于终端之间的时延请求是不是是知足体系的成立、坚持时辰，别的还要斟酌到布线的难度。星型拓扑的缘由是确保每一个分支的时延和反射分歧，以是星型毗连中操纵终端并联婚配，普通会在一切终端都增添婚配，只在一个分支增添婚配，不能够或许或许知足如许的请求。
99、若是但愿尽能够或许或许削减板面积，而筹算像内存条那样正反贴，能够或许或许吗？
正反贴的PCB设想，只要你的焊接加工没题目，固然能够或许或许。
100、若是只是在主板上贴有四片DDRmemory，请求时钟能到达150Mhz，在布线方面有甚么详细请求?
101、在PCB板上线宽及过孔的巨细与所经由历程的电流巨细的干系是若何的？
普通的PCB的铜箔厚度为1盎司，约1.4mil的话，大抵1mil线宽允许的大电流为1A。过孔比拟庞杂，除与过孔焊盘巨细有关外，还与加工历程中电镀后孔壁沉铜厚度有关。
102、为甚么要将PCB文件转换为GERBER文件和钻孔数据后交PCB厂制板？
大大都工程师都习气于将PCB文件设想好后间接送PCB厂加工，而际上比拟风行的做法是将PCB文件转换为GERBER文件和钻孔数据后交PCB厂，为甚么要“画蛇添足”呢？ 由于电子工程师和PCB工程师对PCB的懂得不一样，由PCB工场转换出来的GERBER文件能够或许或许不是您所要的，如您在设想时将元件的参数都界说在PCB文件中，您又不想让这些参数显现在PCB制品上，您未作申明，PCB厂依葫芦画瓢将这些参数都留在了PCB制品上。这只是一个例子。若您自身将PCB文件转换成GERBER文件便可防止此类事务发生。 GERBER文件是一种际规范的光绘格局文件，它包罗RS-274-D和RS-274-X两种格局，此中RS-274-D称为根基GERBER格局，并要同时附带D码文件能力完全描写一张图形；RS-274-X称为扩大GERBER格局，它自身包罗有D码信息。常常操纵的CAD软件都能天生此二种格局文件。 若何查抄天生的GERBER准确性？您只要在收费软件Viewmate V6.3中导入这些GERBER文件和D码文件便可在屏幕上看到或经由历程打印机打出。 钻孔数据也能由各种CAD软件发生，普通格局为Excellon，在Viewmate中也能显现出来。不钻孔数据固然做不出PCB了。
103、若何进步布通率？
完成一个印制板图的设想普通都要颠末事理图输出--收集表天生--界说Keepout Layer -- 收集表（元件）加载--元件规划--主动（手动）布线等历程。当今市道上风行的几种软件在元件主动步局功效上都不是很强大，常常经由历程手工步局更能进步布通率，但请别忘了充实操纵Move to Gird 功效，她能将元件主动移到网格穿插点上，对进步布通率大有好处。
104、PCB文件中若何加上汉字？
在PCB文件中加汉字的体例有良多种，自己比拟喜好的体例仍是上面将要先容的：A.前提前提：您的PC中应装置有Protel99软件并能普通运转.B.步骤：将windows目次中的client99.rcs英文菜单文件copy 到别的一目次下保管起来; 下载Protel99cn.zip 解包后将此中的client99.rcs复制到windows目次下; 再将其余文件复制到Design Explorer 99目次中；从头启动计较机后运转Protel99即会呈现中文菜单，在支配|汉字菜单中可完成加汉字功效。
本文《168网开奖查询记录结果:PCB设想罕见题目解答》由昆山纬亚电子无限公司宣布在分类[资料中间]，未经允许，严禁转载宣布。
